Prinsip Desain dan Pertimbangan Seleksi untuk Frekuensi Pecahan dalam Osilator Kristal
Dalam desain sistem jam perangkat keras, para insinyur sering kali menemukan kelas frekuensi osilator kristal yang tampaknya "tidak beraturan", seperti 11,0592 MHz, 3,579545 MHz, dan 19,6608 MHz. Frekuensi dengan komponen desimal ini tidak dipilih secara sembarangan, namun merupakan hasil tak terelakkan dari pertimbangan desain berdasarkan protokol komunikasi, batasan-pembagian frekuensi, dan persyaratan-pembalikan tingkat sistem. Berangkat dari prinsip dasar, artikel ini menganalisis logika di balik pembangkitan frekuensi fraksional dan memberikan metode penyaringan praktis untuk pemilihan komponen.
- Logika Desain Inti Titik Frekuensi Pecahan
Sebagai sumber jam sistem, pemilihan frekuensi osilator kristal selalu disesuaikan untuk memenuhi persyaratan waktu yang tepat dari rangkaian digital hilir (seperti PLL, pembagi, dan komunikasi serial). Munculnya titik frekuensi pecahan terutama berasal dari empat jenis batasan desain berikut:
1.Beradaptasi dengan Divisi Integer UART untuk Memastikan Kesalahan-Gratis Baud Rate Serial
Baud rate serial diperoleh dari jam sistem melalui pembagian bilangan bulat, sesuai dengan rumus berikut: Baud rate=Frekuensi jam / Faktor pembagian
Untuk menghasilkan baud rate standar secara akurat (seperti 9600, 19200, atau 115200 bps), frekuensi clock harus habis dibagi pembagi tanpa sisa. Mengambil 1,8432 MHz sebagai contoh, setelah pembagian oversampling 16 kali lipat:
1,8432 MHz ÷ 16=115.2 kHz, yang setara dengan 115200 bps.
Demikian pula, 11,0592 MHz dan 19,6608 MHz masing-masing adalah 6 kali dan 10,666… dikali 1,8432 MHz (sebenarnya, 11.0592=1.8432 × 6, 19.6608=1.8432 × 10.666… memerlukan PLL), namun lebih umum digunakan secara langsung sebagai frekuensi jam untuk MCU seperti pengontrol 51 mikro-, yang memungkinkan pembagi UART internal untuk menghasilkan semua baud rate standar melalui pembagian. Jika dipilih frekuensi bilangan bulat 20 MHz, frekuensi tersebut tidak dapat dibagi rata dengan 115.200, sehingga mengakibatkan kesalahan kumulatif dan menyebabkan kesalahan bingkai atau kehilangan paket.
2.Dukungan untuk arsitektur pembagian frekuensi biner-menyederhanakan desain pohon jam
Frekuensi seperti 20,48 MHz, 10,24 MHz, dan 5,12 MHz semuanya dapat dinyatakan sebagai 2ⁿ × 10 kHz (misalnya, 20,48 MHz=2048 × 10 kHz). Setelah mengalirkan frekuensi ini melalui pembagian frekuensi biner, domain sub-jam seperti 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz, dan seterusnya dapat dihasilkan. Pendekatan ini sangat-cocok untuk mengimplementasikan pembagian frekuensi menggunakan penghitung biner atau register geser, sehingga menghasilkan struktur sirkuit sederhana dengan hubungan fase yang terdefinisi dengan baik dan margin waktu yang konsisten antara berbagai jam yang dibagi frekuensi. Frekuensi ini biasanya digunakan sebagai frekuensi dasar di DSP industri, PLC, dan penggerak servo.
3.Disintesis melalui PLL untuk memenuhi-standar komunikasi berkecepatan tinggi dan pengambilan sampel audio/video
SoC modern, modul optik, dan prosesor video menggabungkan PLL, yang biasanya menggunakan frekuensi bilangan bulat standar (seperti 25 MHz atau 24 MHz) sebagai referensi dan kemudian menghasilkan frekuensi non-standar tertentu melalui pembagian atau perkalian bilangan bulat, atau pembagian pecahan. Contoh umumnya meliputi:
74,25 MHz: Jam pengambilan sampel video-definisi tinggi yang ditentukan oleh standar SMPTE, digunakan untuk format seperti 1080i dan 720p;
33,1776 MHz: Umumnya ditemukan dalam codec audio dan front-end RF broadband; bila digunakan dengan PLL, ia dapat secara tepat menghasilkan kelompok laju pengambilan sampel audio 44,1 kHz atau 48 kHz;
25.000625 MHz: PHY Ethernet tertentu menggunakan jam 25 MHz dengan PLL pecahan untuk menghasilkan kecepatan data serial 125 MHz yang tepat untuk mendukung kecepatan saluran 1 Gbps (perhatikan bahwa kelipatan bilangan bulat 25 MHz biasanya digunakan dalam praktik; ini disediakan di sini untuk tujuan ilustrasi saja).
Perlu dicatat bahwa pembagian frekuensi pecahan menimbulkan jitter deterministik dan sinyal palsu. Untuk aplikasi yang sensitif terhadap gangguan fase, prioritas harus diberikan pada frekuensi target yang dapat diperoleh langsung melalui pembagian frekuensi bilangan bulat, atau penggunaan PLL-derau rendah dengan bandwidth loop yang dikonfigurasi dengan tepat.
4. Kepatuhan terhadap Protokol Industri Historis dan Pertimbangan EMC
Protokol Historis: USB 2.0 menetapkan jam berkecepatan tinggi 48 MHz;{2}} Ethernet MAC menggunakan 25 MHz atau 125 MHz; dan jam-waktu nyata (RTC) beroperasi pada 32,768 kHz (2¹⁵ Hz). Frekuensi-frekuensi ini ditetapkan ketika standar ditetapkan dan sejak itu diadopsi di seluruh rantai industri, sehingga menjadi standar de facto.
Kompatibilitas Elektromagnetik (EMC): Harmonik{0}}orde tinggi pada frekuensi bilangan bulat mungkin tumpang tindih dengan catu daya, RF, atau pita komunikasi nirkabel, sehingga menimbulkan interferensi. Memilih frekuensi osilator dengan komponen pecahan dapat menyebarkan atau menggeser energi harmonik, sehingga mengurangi risiko EMI dan menurunkan biaya penyaringan dan pelindung.
- Faktor Kunci Lainnya dalam Pemilihan Osilator Kristal
Selain nilai frekuensi, faktor teknik berikut juga sama pentingnya untuk seleksi:
Fase Kebisingan dan Jitter
Meskipun PLL dapat mensintesis frekuensi apa pun, pembagian frekuensi fraksional secara signifikan menurunkan-derau fase mendekati akhir dan jitter acak. Untuk aplikasi seperti modul optik berkecepatan tinggi, radar gelombang milimeter, atau fronthaul 5G, disarankan untuk langsung memilih osilator kristal dengan frekuensi asli yang memenuhi spesifikasi gangguan fase untuk menghindari margin integritas sinyal yang tidak mencukupi di kemudian hari.
Waktu dan Biaya Pimpin
Frekuensi non-standar atau khusus biasanya memerlukan waktu tunggu yang lama dan menimbulkan biaya teknis yang tinggi. Dalam batas kinerja yang dapat diterima, prioritas harus diberikan pada-frekuensi standar industri (seperti frekuensi bilangan bulat umum seperti 25 MHz, 27 MHz, 40 MHz, dan 50 MHz, serta frekuensi pecahan standar yang disebutkan dalam artikel ini) untuk mempersingkat siklus Penelitian dan Pengembangan dan mengendalikan biaya BOM.
Kompatibilitas dengan Pengganti Domestik
Saat ini, produsen osilator kristal kuarsa dalam negeri mencakup sebagian besar frekuensi standar bilangan bulat dan pecahan yang umum digunakan. Saat memilih perangkat, fokuslah pada stabilitas pasokan, karakteristik suhu (seperti ±10 ppm dan ±20 ppm), dan parameter kapasitansi beban untuk memastikan kompatibilitas dengan persyaratan input jam dari chip pengontrol host.
- Rekomendasi Seleksi Praktis
Pertama,menentukan batasan jam sistem: Cantumkan frekuensi jam tepat yang diperlukan oleh semua periferal (UART, I2S, SPI, Ethernet, USB, Video) dan margin kesalahan yang diizinkan.
Turunkan frekuensi fundamental osilator kristal secara terbalik:Jika mikrokontroler memiliki-PLL bawaan, pilih osilator kristal referensi yang mampu menghasilkan frekuensi target melalui rasio pembagian bilangan bulat atau-fraksional rendah. Berikan prioritas pada frekuensi dengan rasio pembagian kurang dari 100 dan penyebutnya pangkat 2.
Verifikasi kesalahan pembagian: Menghitung apakah kesalahan pembagian kurang dari baud rate/deviasi sampling rate maksimum yang diizinkan oleh periferal (biasanya < ±2%).
Menilai risiko EMI:Melakukan analisis spektral harmonik-frekuensi tinggi; jika perlu, pilih titik frekuensi yang menyimpang dari harmonik urutan-bilangan bulat.
Pertimbangkan ketersediaan dan biaya: Sambil memenuhi persyaratan kinerja, pilih model dengan ketersediaan pasar yang luas dan jenis paket (misalnya, HC-49S, SMD 3,2 × 2,5 mm) yang memenuhi persyaratan produksi.